Searching PAJ

1/2 ヘーン

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-056936

(43) Date of publication of application: 26.02.1990

(51)Int.CI.

H01L 21/336

H01L 21/265 H01L 29/784

(21)Application number: 63-208861

(71)Applicant: RICOH CO LTD

(22)Date of filing:

22.08.1988

(72)Inventor: TANEDA TOSHIHIKO


## (54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To improve the transistor characteristic and the reliability by forming a part where a gate electrode is piled on the low-concentration diffusion areas of source and drain areas on a plane.

CONSTITUTION: A source 12 and a drain 13 are

CONSTITUTION: A source 12 and a drain 13 are formed by diffusing an N-type impurity and lowconcentration diffusion areas 12a and 13a are formed at the ends on the channel area side of said diffusion areas 12 and 13. A gate electrode 15 is formed on a substrate 11 through a gate oxide film 14. The gate electrode 15 comprises a first part 15a of a thick film on a channel area and second parts 15b of thin films formed at both the outer ends in the direction of the channel length of said first part 15a and piled on the low-concentration diffusion areas 12a and 13a on a plane. This enables applying an electric field from the gate electrode to the low-concentration diffusion areas and reduces the resistance of the lowconcentration diffusion areas to increase the mutual conductance, improving the resistance to a hot carrier.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

- (11) Japanese Unexamined Patent Application Publication No. 2-56936
- (C) The silicon oxide film 20 is etched back by anisotropic etching to leave side walls comprising the silicon oxide film 20 on the side walls of the gate electrode 15 (15a, 15b).

Next, anisotropic etching of the polycrystalline silicon layer is performed by using the side walls 20 as a mask. In this operation, the second thin portions 15b of the gate electrode remain on the outside of the first portion 15a of the gate electrode in the direction of the channel length.

Then, the side walls comprising the silicon oxide film 20, and the portions of the silicon oxide film 14, which lie on top of source and drain regions, are removed with an etching solution such as a HF solution or the like.

⑩日本国特許庁(JP)

①特許出願公開

四公開特許公報(A)

平2-56936

®Int.Cl. 3
H 01 L 21/336
21/265

識別配号

庁内整理番号

❸公開 平成2年(1990)2月26日

01 L 21/336 21/265 29/784

8422-5F H 01 L 29/78 7522-5F 21/265

301 L

審査請求 未請求 請求項の数 2 (全4頁)

**9**発明の名称 半導体装置とその製造方法

②特 顧 昭63-208861

②出 願 昭63(1988)8月22日

⑫発 明 者 種 田

敏 彦

東京都大田区中馬込1丁目3番6号 株式会社リコー内

⑪出 顋 人 株式会社リコー

東京都大田区中馬込1丁目3番6号

砂代 理 人 弁理士 野口 繁雄

明 相 青

#### 1. 発明の名称

半導体装置とその製造方法

### 2. 特許請求の箱間

- (1)ソース領域・ドレイン領域の高濃度拡散領域のチャネル領域部に低濃度拡散領域が形成されており、ゲート電極はチャネル領域上の臍厚の厚い第1の部分と、この第1の部分のチャネル長方向の外側に設けられた膜厚の薄い第2の部分とからなり、前記第2の部分は前記低濃度拡散領域と平面上の位置が低なっている半導体装置。
- (2)以下の工程(A)から(D)を含む半導体 装置の製造方法。
- (A) 半導体基板上のゲート酸化膜上に第1の多 結晶ンリコン暦を増積し、パターン化してゲート 電極の第1の部分を形成する工程、
- (B) 第1の多結晶シリコン層より離い膜厚の第 2の多結晶シリコン層を堆積し、その上に結構膜 を堆積し、エッチングにより側壁に前記結縁膜を 残し、この側壁絶縁膜をマスクにして第2の多結

品シリコン原をエッチングし、ゲート電極の第 2 の部分を形成する工程、

- (C) 前記例就総辞順を除去した後、ゲート電傷の第2の部分を遭遇し第1の部分を遭遇しないエネルギーで不義物イオンを促潰度に注入する工程、(D) ゲート電極の第2の部分を透過しないエネ
- (D) ゲート電極の第2の部分を透過しないエネルギーで前記不統物イオンと同じ導電型の不統物イオンを高濃度に注入する工程。
- 3. 発明の詳細な説明

### ( 産業上の利用分野)

本発明はMOS型半導体装置とその製造方法に関し、特にサブミクロンと称される微小サイズの 半導体装置とその製造方法に関するものである。

#### (従来の技術)

トランジスタサイズが強小化されてくると、比例縮小別によりゲート酸化膜が溶く、チャネル長が短かくなる。その結果、トランジスタ内部が高 世界になり、ホットキャリアが発生して信頼性が 低下する。

このホットキャリアに基づく信頼性低下を抑制

するために、DDD(Double Diffused Drain; 二 重拡散ドレイン) 構造やLDD(Lightly Doped Drain) 構造が実用化されている。DDD構造では、 磁素とリンを2重に打ち込み、ドレインの不純物 濃度分布に緩い傾斜をもたせる。LDD構造では ソース・ドレインの高濃度拡散領域のチャネル係 輸部に低濃度拡散領域を形成する。

DDD 構造は信頼性の点で問題があり、LDD 構造は相互コンダクタンス 5 m が低下する点で問題があることがわかってきた。そこで、LDD構造をさらに改良し、ゲート電極の一部とソース・ドレインの低濃度拡散領域とが平面上の重なり部分をもつようにすることにより、信頼性が高く、相互コンダクタンスも低下しない構造が提案されている(「IEDM 87」38~41(1987)参服)。

機業された構造は第3回に示されるものである。 1はシリコン筋板、2はソース、3はドレイン であり、LDD構造と同じくソース2.・ドレイン 3にはそれぞれチャネル領域端に低機度拡散領域

リコン暦 5 a をパターン化し、その後、重なり長さを規定する酸化膜 7 を形成する。最後に、砒素を往入してソース 2 、ドレイン 3 を形成する。

### (発明が解決しようとする課題)

第3回のような構造は構造自体が複雑であり、 かつ、製造プロセスが複雑になるため、実用化の 上で問題がある。

本売明はトランジスタ特性や信頼性に優れ、製造プロセスの簡単なMOS型半導体装置の構造とその製造方法を提供することを目的とするものである。

### (課題を解決するための手段)

本発明の半導体装置では、ソース領域・ドレイン領域の高濃度拡散領域のチャネル領線部に低濃度拡散領域のチャネル領線部に低濃度拡散領域上の勝耳の厚い第1の部分と、この第1の部分のチャネル長方向の外側に設けられた膜厚の部分のチャネル長方向の外側に設けられた膜厚の部分とからなり、前記第2の部分は前記体濃度拡散領域と平面上の位置が度なっている。

2a,3aが設けられている。チャネル領域上にはゲート酸化膜4を介して多結品シリコンにてなるゲート電揺5が形成されているが、ゲート電揺5が形成される二層構造となっており、両層の5a,5bの間には厚さが5~10人の自然酸化酶6が設けられている。ゲート電揺5の下層部分5aと低濃度拡散領域2a,3aが平均上の重なりをもっている。7は異なり部分の長さを規定する酸化酶、8,9はそれぞれCVD酸化酸である。

このような構造のMOSトランジスタを製造するには、間に自然酸化 10 6 を介在させた二層の多 新品シリコン間 5 a , 2 b を形成し、その限 化膜のパターン 8 を形成し、その酸化 10 に との多様の 10 に 別の多緒品シリコン間 5 b のみをエッチングを行ない、上 別の多緒品シリコン間 5 b のみとエッチン 10 正 別の多緒品シリコン間 5 a を 対して残った下層の多結品シリン注入して するエネルギーでリンをイオン注入して 関環 2 a , 3 a を P 成する。次に、 側 個 酸 化 膜 9 を形成し、それをマスクにして下層の多結品シ

この半導体装配を製造するために、木発明の方 法は以下の工程 (A) から (D) を含んでいる。

- (A) 半導体結板上のゲート酸化膜上に第1の多 射晶シリコン層を地積し、パターン化してゲート 電極の第1の部分を形成する工程、
- (B) 第1の多結品シリコン層より神い酸厚の第 2の多結品シリコン層を地積し、その上に絶縁膜 を地積し、エッチングにより傷壁に前記絶縁膜を 残し、この偏盤結縁膜をマスクにして第2の多結 品シリコン層をエッチングし、ゲート電極の第2 の部分を形成する工程、
- (C) 的記例壁絶縁繋を除去した後、ゲート危傷の第2の部分を透過し第1の部分を透過しないエネルギーで不純物イオンを低濃度に往入する工程(D) ゲート電極の第2の部分を透過しないエネルギーで前記不純物イオンと同じ導電型の不純物イオンを高濃度に注入する工程。

#### (作用)

第3回の構造と何じく低額度拡散領域とゲート 低幅が平面上の追なり部分をもっているため、ゲ ート電極から低級度拡散領域に電界がかかり、低 濃度拡散領域の抵抗が下がって従来のLDD構造 よりも相互コンダクタンスgmが高ぐなる。

また、引用文献にも示されているように、この 重なりによりトランジスタ内部での電界が弱くな り、ホットキャリアに対する耐性が向上する。 (実施例)

## 第1回は一実施例を表わす。

据版11上にはゲート酸化関14を介して多桶 品シリコンにてなるゲート機械15が形成されている。ゲート電極15はチャネル領域上の膜厚の 厚い第1の部分15 a と、この第1の部分15 a のチャネル長方向の外側に設けられた膜厚の確い 第2の部分15b, 15bとからなり、第2の部分15b, 15bは低濃度拡散領域12a, 13aと平面上の位置が重なっている。

第1回はNチャネルMOSトランジスタの例であるが、PチャネルMOSトランジスタの場合も 専電型が遊になるだけで全く阿様に本発明を適用 することができる。

次に、第2間により一実施例の製造方法を説明 する。

(A) P型シリコン基板11上に酸化によりゲート酸化数14を60~250A程度の厚さに形成する

その上に第1の多組品シリコン暦を1000~5000人程度の序さに堆積し、写真製版とエッチングによってゲート電極の第1の部分15aを形成する。

(B) さらにその上から第2の多結品シリコン暦 15bを500~2500人の厚さに堆積し、リンを注入又は堆積し、多結品シリコン暦15a, 15bに拡散させて両多結品シリコン暦15a.

#### 15 bを低抵抗化する。

その後、CVD法によりシリコン酸化膜20を 1000~4000人程度の厚さに堆積する。 \xit

(C) シリコン酸化酸 2 0 の異方性エッチングによりシリコン酸化酸 2 0 をエッチバックし、ゲート電福 1 5 (15 a, 15 b) の側壁にンリコン酸化酶のサイドウォール 2 0 を残す。

次に、そのサイドウォール20をマスクとして多結品シリコンの異方性エッチングを行なう。これによりゲート電極の第1の部分15aのチャネル長さ方向の外側にゲート電極の膜厚の稼い第2の部分15b,15bが残った状態となる。

その後、シリコン酸化膜のサイドウォール 2.0 及びソース・ドレイン領域上のシリコン酸化膜 1.4 をHF 溶液などのエッチング液で除去する。

(D) ゲート電極の酸厚の薄い第2の部分15b を透過し、膜厚の厚い第1の部分15aを透過しない加速エネルギーでリンイオンを注入する。ゲート電極の第1の部分15aの膜厚を3500人、第2の部分15bの膜原を1000人、ゲート酸

次に、ゲート電極の第1の部分15 a はもちろん、第2の部分15 b も透過しないエネルギーで 砒素イオンを1×10 \*\* ~1×10 \*\* / c m \* 注 入する。ゲート電積15 a 。15 b 及びゲート酸 化膜14の膜厚が上記の場合、加速エネルギーは 約30~60 K e V である。

(E) その後、注入されたイオンを熱処理によって活性化することにより、低濃度拡散領域12 a。 13 a とゲート電極の第2の部分15 b, 15 b とが平面上で重なったしDD構造のMOSトラン ジスタが形成される。

その後は通常のプロセスに従って層間絶縁膜の 形成、コンタクトホールの形成、メタル配線の形 成、パッシベーション膜の形成などを行なう。

第 2 図は N チャネルM O S トランジスタの製造 プロセスであるが、 P チャネル M O S トランジス

# 特開平2-56936(4)

タの場合も導電型が逆になるだけで全く同様に本 発明の方法を適用することができる。

### (発明の効果)

本務明の半海体装置では、ソース領域・ドレイン領域の低濃度拡散領域とゲート電極が平面上の 重なり部分をもっているため、ゲート電極から低 濃度拡散領域に電界がかかり、低濃度拡散領域の 低抗が下がって従来のLDD構造よりも相互コン ダクタンス g m が高くなる。

また、この重なりによりトランジスタ内部での電界が舞くなり、ホットキャリアに対する耐性が向上する。

本発明の製造方法は引用文献に記載された製造 方法と比べるとプロセスが簡単である。

#### 4. 図面の簡単な説明

第1回は一実施例の要部を示す所面側、第2回 (A)から両回(E)は一実施例の製造プロセス を示す新面画、第3回は提案された改良型LDD 構造を示す所面図である。

11……シリコン基板、12……ソース、13

…ドレイン、12a,13a……低濃度拡散領域、 14……ゲート酸化膜、15……ゲート電極、 15a……第1の部分、15b……第2の部分、 20……シリコン酸化版、

> 特許出願人 株式会社リコー 代理人 弁理士 野口繁雄

